

## LABORATORIUM - ELEKTRONIKA

### Układy kombinacyjne

#### 1. Cel ćwiczenia

Celem ćwiczenia jest zaprojektowanie i praktyczna realizacja prostego układu kombinacyjnego. Student uczy się projektować układy kombinacyjne wykorzystując różne bramki logiczne i oceniać stopień złożoności układu cyfrowego według różnych kryteriów.

Instrukcja została napisana w taki sposób, by student potrafił zbudować układ logiczny zarówno w sposób klasyczny (czyli wykorzystując niskiej skali integracji układy scalone serii 74xx(x) lub 40xx(x)), jak i z wykorzystaniem najnowocześniejszych programowalnych układów logicznych (FPGA – ang. *Field Programmable Gate Array*). W trakcie ćwiczenia układ jest realizowany tym drugim sposobem - z użyciem układu FPGA z rodziny Spartan 3 firmy Xilinx.

#### 2. Trochę podstaw

##### 2.1. Synteza układu kombinacyjnego na bramkach NAND - wersja pełna, czyli bez minimalizacji.

Założmy, że dany jest układ cyfrowy, opisany następującą tabelą stanów:

l.p.	A	B	C	OUT
0	0	0	0	1
1	0	0	1	1
2	0	1	0	0
3	0	1	1	x
4	1	0	0	x
5	1	0	1	0
6	1	1	0	1
7	1	1	1	0

❶ Znak X pojawiający się w tabeli oznacza iż określona kombinacja wejść nie ma prawa w układzie wystąpić lub że z pewnych powodów nie interesuje nas wyjście układu dla danej kombinacji wejść.

Na podstawie danej tabeli stanów uzyskujemy opis kanoniczny projektowanego układu w postaci sumacyjnej:

$$OUT = \sum(0,1,6(3,4))$$

i opis kanoniczny w zapisie Boola (w tym przypadku z postaci sumacyjnej):

$$OUT = \bar{A} \cdot \bar{B} \cdot \bar{C} + \bar{A} \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C},$$

z którego możemy bezpośrednio uzyskać schemat logiczny układu przy wykorzystaniu bramek NOT, AND i OR (patrz punkt 3.1 instrukcji). **Z tych bramek logicznych najczęściej realizuje się układy logiczne na układach programowalnych (FPGA/CPLD).** W przypadku gdy układ kombinacyjny chcemy zbudować na układach scalonych niskiej skali integracji, to zwykle układ projektuje się tak, by korzystać z jednego rodzaju bramek, najczęściej NAND i ewentualnie NOT.


Aby przekształcić powyższą postać funkcji do postaci bezpośrednio odwzorowywalnej przy użyciu bramek NAND, należy uzyskać wcześniej postać funkcji podwójnie zanegowaną i następnie skorzystać z praw de Morgana. Mają one postać:

- $\overline{a_1 + a_2} = \bar{a}_1 \cdot \bar{a}_2$ ,
- $\overline{a_1 \cdot a_2} = \bar{a}_1 + \bar{a}_2$ .

W rozpatrywanym przypadku przekształcenie to wygląda następująco:

$$OUT = \bar{A} \cdot \bar{B} \cdot \bar{C} + \bar{A} \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C} = \overline{\overline{\bar{A} \cdot \bar{B} \cdot \bar{C} + \bar{A} \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C}}} = \overline{\overline{\bar{A} \cdot \bar{B} \cdot \bar{C}} \cdot \overline{\bar{A} \cdot \bar{B} \cdot C}} \cdot \overline{A \cdot B \cdot \bar{C}}$$

Jak widać, aby zrealizować powyższą postać funkcji potrzeba 4 bramek NAND 3-wejściowych i 3 bramek NOT (Rysunek 1).



Rysunek 1. Realizacja podstawowej funkcji opisującej układ przy użyciu bramek NAND (i NOT).

Należy pamiętać o tym, że układy scalone zawierające bramki NAND są produkowane w następujących konfiguracjach:

- 4 bramki NAND 2-wejściowe (np. US 7400 w technologii TTL lub 4011 w technologii CMOS),
- 3 bramki NAND 3-wejściowe (np. US 7410 w technologii TTL lub 4023 w technologii CMOS),
- 2 bramki NAND 4-wejściowe (np. US 7420 w technologii TTL lub 4012 w technologii CMOS),
- 1 bramka NAND 8-wejściowa (np. US 7430 w technologii TTL lub 4068 w technologii CMOS).

Bramki negujące można znaleźć w układzie scalonym zawierającym 6 bramek NOT (np. US 7404 w technologii TTL lub 4069 w technologii CMOS).

Warto zawsze sprawdzić tzw. złożoność układową zaprojektowanej postaci funkcji. Przez złożoność układową rozumie się:

- LP - liczbę połączeń (liczba wejść wszystkich użytych elementów),
- LB - liczbę użytych elementów (bramek logicznych),
- LS - liczbę układów scalonych potrzebnych do realizacji układu.

Oczywistym jest, że dąży się do tego aby złożoność (jakkolwiek określona) była jak najmniejsza.

W powyższym przypadku:


- LP = 15
- LB = 7 (3 bramki NOT i 4 bramki NAND, razem 7)
- LS = 3 (jeden układ 7400/4011 z którego wykorzystamy 3 (z 6 dostępnych) bramki NOT i np. dwa układy 7410/4023, z których weźmiemy 3-wejściowe bramki NAND)

Należy pamiętać, że mając do dyspozycji bramkę NAND o większej niż potrzebna liczbie wejść, można jej użyć jako bramki o mniejszej ich ilości, do wejść nieużywanych należy wtedy podłączyć na stałe stan wysoki (logiczna jedynka). Dlatego też np. realizując układ z Rysunku 1 można zamiast dwóch układów 7410, użyć dwa układy 7420, zawierające bramki 4-wejściowe, lub też po jednym 7410 i 7420. Wybór sposobu realizacji zależy najczęściej od dostępności poszczególnych US.

**Oczywiście w przypadku realizacji układu w strukturze FPGA/CPLD również pożądana jest niska złożoność projektu, różnica jest jedynie taka, że struktura układu programowalnego zawiera znacznie większą liczbę bramek, więc liczba układów scalonych potrzebnych do realizacji projektu niezmiernie rzadko przekracza jeden. Na przykład układ FPGA wykorzystywany na ćwiczeniu zawiera zasoby logiczne odpowiadające 200.000 bramek logicznych.**

## 2.2. Synteza układu kombinacyjnego na bramkach NAND - wersja zminimalizowana

W celu uproszczenia układu należy go zminimalizować np. popularną metodą graficzną (metodą tablic Karnaugh), która dla powyższego układu ma następujący wygląd:



Tworzenie tablicy Karnaugh sprowadza się do przepisania do niej stanów wyjść z tabeli stanów układu.


Zasady tworzenia grup przy minimalizacji względem jedynek:

- łączymy w grupy wszystkie jedynki (pojedyncza otoczona zerami jedynka to też grupa!),
- X-y mogą być uznane za 1 lub 0, jak nam jest wygodniej, w przykładzie powyżej jeden X został uznany za 1 i wykorzystany w minimalizacji, drugi za 0.
- grupa powinna być "zwarta", ale może się symetrycznie „zawijać” (podobnie jak grupa złożona z 1 i X w powyższym przykładzie),
- grupę mogą stworzyć następujące ilości czynników: 1, 2, 4, 8, 16... (czyli potęgi dwójki), przy czym pożądaną jest by grupy były jak największe.

Minimalna (a także przekształcona do postaci realizowalnej na bramkach NAND) postać tej funkcji wygląda więc następująco:

$$OUT = \overline{A} \cdot \overline{B} + A \cdot \overline{C} = \overline{\overline{\overline{\overline{\overline{\overline{\overline{A \cdot B}}}}}}} + \overline{\overline{\overline{\overline{\overline{\overline{A \cdot C}}}}} = \overline{\overline{\overline{\overline{\overline{\overline{A \cdot B \cdot A \cdot C}}}}}}$$

Jak widać, aby zrealizować powyższą postać funkcji potrzeba 3 bramek NAND 2-wejściowych i 3 bramek NOT (Rysunek 2).



Rysunek 2. Realizacja przykładowego układu w postaci zminimalizowanej przy użyciu bramek NAND (i NOT).

Zminimalizowany układ ma zdecydowanie mniejszą złożoność układową: **LP=9, LB=6, LS=2** (poprzedni układ: LP=15, LB=7, LS=3).

### 3. Co trzeba umieć w kontekście zaliczenia?

- 3.1. Jak zrealizować zadaną funkcję logiczną w postaci sumacyjnej lub iloczynowej z wykorzystaniem dowolnego lub narzuconego rodzaju bramek (czyli AND i OR lub tylko NAND lub tylko NOR) w postaci pełnej lub minimalnej (minimalizacja metodą tablic Karnaugh).
- 3.2. Jak wykorzystać multiplexer do realizacji kombinacyjnych funkcji logicznych w dwóch wersjach:
  - realizacja układu kombinacyjnego o ilości wejść równej ilości wejść adresujących multiplexera,
  - realizacja układu kombinacyjnego o ilości wejść większej o jedno niż ilość wejść adresujących multiplexera.

Pomocne w uzyskaniu powyższej wiedzy mogą być zamieszczone na stronie przedmiotu materiały dodatkowe.

### 4. Literatura

- [1] Borzdynski J, „Kurs CPLD”, Elektronika Praktyczna 02-04/2009.
- [2] Ćwirko R., Rusek M., Marciniak W., „Układy scalone w pytaniach i odpowiedziach”, WN-T Warszawa 1987
- [3] Filipkowski A., „Układy elektroniczne analogowe i cyfrowe”, WN-T, Warszawa 1978
- [4] Głocki W., Grabowski L., „Pracownia podstaw techniki cyfrowej”, WSiP, Warszawa 1998
- [5] Górecki P., „Układy cyfrowe, pierwsze kroki”, Wydawnictwo BTC, Warszawa 2004
- [6] Kalisz J., „Cyfrowe układy scalone w technice systemowej”, WMON, Warszawa 1997
- [7] Lisiecka-Frąszczak J., „Synteza układów cyfrowych”, Wydawnictwo Politechniki Poznańskiej, Poznań 2000
- [8] Morris Mano M., Kime Ch.R., „Podstawy projektowania układów logicznych i komputerów”, WN-T, Warszawa 2007
- [9] Pawłowski M., Skorupski A., „Projektowanie złożonych układów cyfrowych”, WKiŁ, Warszawa 2010
- [10] Pieńkos J., Turczyński J., „Układy scalone TTL w systemach cyfrowych”, WKiŁ, Warszawa 1986
- [11] Sasal W., „Układy scalone serii UCA64/UCY74, parametry i zastosowania”, WKiŁ, Warszawa 1985
- [12] Skahill K., „Język VHDL - Projektowanie programowalnych układów logicznych”, WN-T Warszawa 2004
- [13] Zwoliński M., „Projektowanie układów cyfrowych z wykorzystaniem języka VHDL”, WKiŁ, Warszawa 2007
- [14] „ZL11PRG – Uniwersalny programator ISP”, [www.btc.pl](http://www.btc.pl)
- [15] „ZL6PLD – Zestaw uruchomieniowy dla układów FPGA z rodziny Spartan 3 firmy Xilinx”, [www.btc.pl](http://www.btc.pl)
- [16] [www.datasheetcatalog.com](http://www.datasheetcatalog.com)

Opracowanie ćwiczenia: Seweryn Lipiński